JobConnect

IC 验证工程师

西安、上海全职研发 - 电子 / 半导体

职位描述

  1. 独立完成IP或模块级验证,包括从设计文档理解,验证计划制定到实现和覆盖率收集的全流程。
  2. 独立完成UVM的验证环境的搭建,包括随机激励,参考模型,功能覆盖率以及其他必要的组件。
  3. 协助设计人员进行应用场景的调试。

职位要求

  1. 熟悉system Verilog, SVA和UVM验证方法学。
  2. 具备基本的数字电路设计知识。
  3. 最好有一定的FPGA设计经验。
  4. 良好的逻辑分析能力,能够独立的定位设计或验证环境中的错误点。
  5. 硕士毕业,并具有2年以上相关设计验证工作经验。

投递

Skills

  • SystemVerilog
  • UVM
  • SVA
  • Functional Coverage
  • Digital circuit design
  • FPGA
  • Debugging

Related jobs

上海合见工业软件集团有限公司 UniVistaApply for this job